SK海力士招兵买马，3D堆叠DRAM或成苹果A20 Pro新宠

【区角快讯】
当端侧AI大模型在手机中狂奔时，算力往往不是短板，内存带宽才是那道难以逾越的坎。近日，SK海力士透过其位于美国加州圣何塞的子公司，悄然启动了一项关键的人才招募计划，目标直指3D堆叠式DRAM逻辑设计工程师。这一动作背后，折射出半导体巨头试图从封装底层打破性能瓶颈的野心。

目前的智能手机SoC，如传闻中的苹果A19 Pro，其内存带宽被限制在75.8GB/s左右。受限于标准LPDDR内存的物理位宽，面对日益庞大的端侧AI推理任务，传统架构显得捉襟见肘。相较于传统的PoP封装仅将芯片简单上下叠加，3D堆叠技术能极大缩短内存与处理器间的物理距离，并构建更多短距I/O通道。由此带来的红利显而易见：带宽激增、延迟骤降、功耗优化以及空间利用率的极致提升。

值得注意的是，SK海力士在招聘启事中特别强调，需寻找能与“美国客户”紧密协作、主导联合设计的顶尖人才。业界普遍推测，这位神秘客户极大概率是苹果。多方消息指出，苹果计划在A20 Pro芯片上抛弃沿用多年的InFO-PoP封装，转而采用台积电的WMCM（晶圆级多芯片模块）方案。该方案摒弃硅中介层，直接通过RDL实现SoC与DRAM的高密度互连，A20 Pro有望成为SK海力士这项新技术的首发试验田。

这场技术竞赛并非独角戏。高通正联手长鑫存储开发面向NPU的3D DRAM；三星则致力于研发低延迟宽DRAM（LLW），模拟HBM集成路径，目标是将带宽提升至比LPDDR5X高出150%的水平。尽管各大厂商纷纷入局，但必须清醒认识到，该技术尚处研发早期。SK海力士刚开启招聘，距离真正的量产落地，仍有相当长的路要走。