关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注旺材芯片最新资讯
1. 摘要
一种面向高性能 xPU / Intel Xeon 平台的背面垂直供电（Vertical Power
Delivery, VPD）架构，核心思路是借助成熟的低压（Low-Voltage, LV）智能功率级（Smart Power Stage, SPS / DrMOS）生态，将第二级稳压器（VR）移至 CPU 背面垂直布局，以解决横向供电网络（Lateral PDN）在功耗持续攀升下面临的损耗与布线困境。
关键量化收益如下：
2. 背景与问题：横向供电的瓶颈
2.1 横向 PDN 的低效
• 横向低效（Lateral Inefficiencies）：随着 xPU 功耗不断上升，显著的横向 PDN（Power Delivery Network）损耗成为主要矛盾。
• 垂直方案（The Vertical Solution）：垂直供电（Vertical Power Delivery, VPD）正快速兴起，以缓解高 PDN 损耗。
• SPS 成熟（SPS Maturation）：SPS 生态已随工艺进步显著成熟，为 VPD 提供了器件基础。
• 最优路径（Optimal Approach）：低压（LV）、分立、高功率密度的 SPS 是VPD 架构的理想使能器。
2.2 VPD 设计概念（基于 LV SPS）
• 将 SPS 工艺电压由 12V 降至 6.75V，从低压 SPS 获得效率收益。
• 集中式 VR 布局，消除第一级与第二级之间的配电损耗。
• 在第二级中实施垂直供电。
3. 关键器件：HV 单相 vs LV 双相 DrMOS / SPS
VPD 垂直供电架构技术报告 | Google / Intel
功率损耗对比：8 相 LV（6.75V）双 DrMOS VR 相较 HV（13.5V）4×6 DrMOS，估算可减少 6.44W 损耗。
4. PDN 损耗仿真：VR-to-CPU PCB
在 TDC = 246A 条件下，对 OKS（On-Processor Socket）设计与 Vertical 设计进行对比仿真：
仅 VR-to-CPU PCB 一项即可节省约 4.96W，体现了垂直布局缩短大电流路径的直接价值。
5. PCB 实现：双层 HDI 工艺
• 堆叠结构：L1–L3 激光盲孔（Stacked Laser via），L3–L22 PTH（镀通孔），L22–L24 激光盲孔，兼顾电源分布。
• 对 OKS CRB（参考板）改动最小（Min Change on OKS CRB）。
• CPU 下方放置双 DrMOS（Bottom 视图）。
5.1 低 VIN 双相 DrMOS 的布局收益
• 占位节省 31.7%：采用低 VIN 6×6 双相 DrMOS，核心 VR 方案宽度缩减
31.7%。
• 功率密度提升：功率密度由 32.48 提升至 48.72 W/cm²。
5.2 EVB 对比（Intel Xeon 评估板）
VPD 垂直供电架构技术报告 | Google / Intel
6. 第二阶段与 PCB 改进实测
• LV SPS 损耗 −5.79W：LV SPS 降低损耗 5.79W。
• PCB 损耗 −5.5W：VR-to-CPU PCB 降低损耗 5.5W。
• 总效率提升 +1.97%：合计第二阶段效率在 TDC 246A 下提升约 1.97%。
损耗拆分说明：前述仿真中 VR-to-CPU PCB 改善约 4.96W，与本节实测 5.5W 量级一致（差异源于具体测试条件与寄生参数提取口径）。
7. VPD 实施的综合收益
• 高速 I/O 布线长度显著缩短，改善信号质量与时序裕量。
• 可采用更具性价比的 PCB 材料。
• 电源与地网络路径电阻更低，功耗更低、电源完整性（PI）更好。
• 通过垂直电源布局显著优化 HSIO 布线，简化信号完整性与板级布局设计。
8. 挑战与下一步
• 标准化 OCP 背面高度与散热规范，使能背面的垂直集成。
• 加速产业界从高压（HV）SPS 向低压（LV）SPS 迁移。
• 推广 HDI PCB 技术，支撑高功率密度背面垂直供电。
• 提出标准生态规范，推动可靠、可扩展的垂直供电发展。
10. 结论
垂直供电（VPD）通过将集中式低压 SPS / 双相 DrMOS 移至 CPU 背面，配合 6.75V低压工艺与 HDI PCB 实现，在占位（−31.7%）、功率密度（+50%）、第二阶段效率（+1.97%）与 PDN 损耗（约 −48%）上均取得可量化的显著改善，同时释放高速 I/O布线资源。其规模化落地仍需在信号完整性、背面散热及 OCP 标准化生态上持续推进。
引用来源：Google / Intel，OCP APAC Summit，2026年 8月 11–12日，台北，“A Backside Vertical Power Architecture to Enable High Efficiency,
来源：A君杂谈AIPowerDC
专心 专业 专注
【免责声明】文章为作者独立观点，不代表旺材芯片立场。如因作品内容、版权等存在问题，请于本文刊发30日内联系旺材芯片进行删除或洽谈版权使用事宜。邮箱liyan.ma@51wctt.com。电话：13671560361线上广告合作：17301750044
