应用材料（Applied Materials）10月6日宣布扩大与英特尔的合作，围绕下一代晶体管、互连和先进封装技术开展联合研发。双方将联动应用材料位于硅谷的设备与工艺创新及商业化中心（EPIC）和英特尔位于俄勒冈州希尔斯伯勒的研发园区，加快AI计算所需先进半导体技术从研发走向量产。
此次合作延续了双方数十年的技术协作。针对面向AI工作负载的先进逻辑工艺节点，两家公司将共同开发新一代材料、工艺技术和器件架构，并在EPIC中心持续推进相关研发。
应用材料总裁兼首席执行官Gary Dickerson表示，双方将在EPIC中心深化材料工程合作，推动晶体管、互连和封装创新。英特尔首席执行官陈立武也表示，AI计算需求正在推动性能、能效和封装技术的重大进步，扩大合作有助于加快先进技术从实验室走向美国规模量产。
互连微缩是合作重点之一，涉及前段器件制造工艺和后段互连工艺（BEOL）。随着逻辑工艺节点持续缩小，晶体管微缩带来的性能收益越来越依赖互连、供电及热管理技术的同步进步。这些环节直接影响AI加速器和高性能计算（HPC）平台能否持续提升性能。
从芯片结构看，信号互连负责在晶体管和功能模块之间传输数据，供电网络则需要稳定地向器件输送电流。AI芯片性能提升因此涉及计算、数据传输和电力分配的协同优化。英特尔既有的PowerVia背面供电技术，就是将信号布线与供电路径分离，分别优化，以改善布线能力并降低电压跌落。
先进封装方面，双方将共同开发支持英特尔Foveros 3D堆叠的技术，目标是提高互连密度、改善供电能力与散热性能，为面向新兴智能体AI工作负载的高性能计算平台提供支撑。
3D堆叠将部分连接从平面布局转向垂直方向，为提高裸片间通信密度提供了空间。但供电与散热同样决定高密度集成能否转化为稳定的性能收益。因此，双方此次将互连密度、供电和热性能列为共同研发目标，体现了先进封装从连接工艺向系统性能优化的延伸。
从技术路径看，互连微缩与3D封装分别对应芯片内部布线和裸片之间连接的优化。英特尔官方技术资料显示，Foveros Direct 3D通过铜对铜混合键合取代传统焊料微凸点，实现小于10微米的互连间距，支持裸片垂直堆叠。更短的信号路径有助于降低延迟、提高带宽，解释了互连和封装为何成为AI芯片性能提升的重要环节。
Foveros Direct 3D还可以与嵌入式多裸片互连桥（EMIB）结合，形成EMIB 3.5D封装：Foveros承担垂直堆叠，EMIB连接不同计算模块。英特尔技术资料指出，这类架构可以将不同功能分配到不同工艺节点的芯粒（Chiplet），让数字逻辑采用先进工艺，而模拟电路、缓存等模块保留在适合自身需求的节点，以兼顾性能、良率和制造成本。
Foveros Direct 3D铜对铜混合键合技术背景示意图。上层为裸片（Die），下层依次为有源基底裸片
（Active Base Die）和封装基板（Substrate）。来源：英特尔官方技术简介
应用材料半导体产品事业群（SPG）总裁Prabu Raja表示，每次工艺节点演进都使芯片制造技术路线更加复杂，器件、互连和封装创新需要研发与制造环节更紧密地协作。英特尔是EPIC中心的创始合作伙伴，双方将借此缩短技术开发周期，加快新技术进入市场。
英特尔执行副总裁、首席技术与运营官兼Intel Foundry总经理Naga Chandrasekaran表示，AI基础设施快速扩建，要求Intel Foundry加快研发步伐，以满足客户对技术、制造能力和晶圆代工服务的需求。EPIC中心将为双方团队提供更紧密的协作环境，推动材料开发和工艺创新。
按照应用材料公布的计划，EPIC中心将于2026年具备运营条件。该中心旨在缩短突破性技术从早期研发到规模量产的商业化周期，让芯片制造商更早接触应用材料正在研发的技术，通过联合创新与测试加快学习和验证，并推动下一代技术导入制造环节。
这类联合研发模式的意义在于，让材料与设备开发更早对接芯片制造端的实际需求。从研发组织方式看，双方团队在共同环境中开展开发和验证，有助于更早发现材料、工艺与器件集成之间的适配问题，减少各环节交接时的反复调整。EPIC中心由此成为连接设备创新与量产导入的重要平台。
对于应用材料，与芯片制造商联合研发也有助于更早掌握不同工艺节点的技术要求和路线图，从而优化研发资源配置。此次合作将材料工程、工艺设备、先进逻辑和3D封装研发进一步衔接，强化设备供应商与芯片制造商之间的协同。
原文标题：Applied Materials, Intel target AI chip bottlenecks with interconnect scaling and Foveros 3D
原文媒体：DIGITIMES
