CBA技术加持，铠侠第9、10代 BiCS FLASH 存储器新进展

电子发烧友网综合报道，铠侠宣布，其采用第九代 BiCS FLASH 3D 闪存技术的 512Gb TLC存储器已开始送样。该产品计划于 2025 年投入量产，旨在为中低容量存储市场提供兼具卓越性能与能效的解决方案。此外，这款产品也将集成到铠侠的企业级固态硬盘中，特别是需要提升 AI 系统 GPU 性能的应用。

为应对尖端应用市场的多样化需求，同时提供兼具投资效益与竞争力的产品，铠侠将继续推行“双轨并行”策略，其中，第九代 BiCS FLASH 产品：采用 CBA（CMOS directly Bonded to Array，外围电路直接键合到存储阵列）技术，将现有的存储单元技术与最新的 CMOS 技术相结合，在降低生产成本的同时实现卓越性能。基于112 层堆叠的第五代 BiCS FLASH技术和 218 层堆叠的第八代 BiCS FLASH 技术。新的第九代 BiCS FLASH产品将根据型号分别整合这两种技术之一。

第十代 BiCS FLASH 产品通过增加存储单元的堆叠层数，满足未来市场对更大容量、更高性能解决方案的需求。

全新的第九代 BiCS FLASH 512Gb TLC 基于第五代 BiCS FLASH技术的 120 层堆叠工艺与先进的 CMOS 技术开发而成。与铠侠现有的相同容量（512Gb）的 BiCS FLASH产品（第六代 BiCS FLASH）相比，其性能实现了显著提升，写入性能提升 61%，读取性能，提升 12%，能效方面，写入操作能效提升 36%，读取操作能效提升 27%。数据传输速度上支持 Toggle DDR6.0 接口，可实现高达 3.6Gb/s 的 NAND 接口传输速率。此外，通过先进的横向缩放技术提升 8% 位密度。此外，在演示条件下该 512Gb TLC 的 NAND 接口速度可达 4.8Gb/s。其产品线将根据市场需求确定。

过去，架构从CNA(CMOSNexttoArray)发展到CUA(CMOS UnderArray)，这减少了CMOS的面积开销，但仍然需要路由开销将CMOS连接到存储单元。在BiCSFLASH的第8代中引入的CBA技术通过分别制造CMOS和单元阵列并将它们粘合在一起进一步减少了这种开销。此外，由于CBA技术允许CMOS芯片和存储单元芯片在其最佳的热条件下单独处理，两者都可以达到其最高的性能水平。

BiCS FLASH技术战略正在沿着两个轴推进开发:一个轴是增加传统方式下的层数，提供大容量和高性能的产品线，另一个轴是通过将现有单元技术与最新的CMOS技术相结合，充分利用CBA技术，以实现高性能并降低投资成本。我们称之为双轴战略。

对于大容量、高性能的产品线，铠侠将结合进一步的堆叠与横向收缩开发具有高位密度和大容量的产品，如BiCSFLASH第10代及更高版本，以满足企业和数据中心SSD市场的需求。其次，对于以性能为核心的产品线，将开发BiCSFLASH第九代，利用CBA技术，将现有的一代存储单元与高速CMOS技术相结合，从而满足各种尖端应用的要求。由于我们利用了现有的内存单元世代，可以抑制与堆叠层相关的资本投资，同时满足人工智能驱动的边缘应用的需求。通过这一双轴战略，铠侠的目标是保持最佳的投资效率，同时开发满足下一代应用先进需求的有竞争力的产品。

资讯配图