Credit: DIGITIMES台积电证实将在两年内退出氮化镓（GaN）代工业务，关闭新竹科学园区6英寸Fab 2产线，并整合三座8英寸晶圆厂（Fab 3、Fab 5、Fab 8），将最高30%的员工重新部署至南台湾科学园区（STSP）与高雄厂区，以缓解人力短缺、降低成本并优化资产利用率。半导体设备商透露，台积电对传统晶圆厂制定新规划：6英寸厂将改造为CoPoS（芯片-面板-基板）面板级封装 facility，而8英寸厂将转向自主生产EUV光刻掩膜防护膜（Pellicle），以降低对ASML及其供应链的依赖。该战略凸显台积电通过研发与制造优势提升先进制程EUV良率、削减成本的意图，不仅巩固对竞争对手的技术领先，还可能为EUV生态系统创造设备与材料的新增需求。传统晶圆厂整合：战略收缩与资源重置随着台积电推进亚2纳米制程并扩展CoWoS先进封装，自2025年初已启动旧厂精简计划。其已向世界先进（VIS）与恩智浦合资的新加坡企业VSMC出售价值7100万-7300万美元的设备，目前正进一步整合新竹6/8英寸设施。据TechInsights数据，瑞萨与Polar Semiconductor合作开发下一代d模式GaN，中国厂商如AMSfab、三安集成等加速布局，德州仪器、英飞凌等IDM也在扩大自研产能。消息源指出，台积电退出GaN业务反映中国厂商在第三代半导体市场的价格竞争压力，6英寸厂转向以CoPoS为核心的先进封装，而Fab 3将成为EUV防护膜自主研发的核心枢纽。EUV成本困局：技术突破与供应链自主过去十年，台积电在先进制程的巨额投入使其大幅领先同行，但摩尔定律的物理极限导致资本效益递减。EUV光刻虽解锁新制程，单台扫描仪成本却高达1.5亿美元（High-NA系统超3.5亿美元）且被ASML垄断。因成本飙升，台积电已放缓High-NA设备采购，转而将EUV防护膜技术作为突破口——经过多年研发，计划在Fab 3量产防护膜，以减少对ASML关联供应商的依赖，提升良率与成本效益。自主防护膜的战略价值与深紫外（DUV）光刻不同，EUV对掩膜和防护膜有特殊要求：传统有机防护膜无法满足透明度与稳定性，导致多数晶圆厂需在无防护状态下生产，依赖高频缺陷检测，每次污染都需昂贵的掩膜修复，严重拖累产能。尽管ASML等企业在研发防护膜，但技术壁垒阻碍量产。台积电将防护膜视为亚7纳米制程的关键，其自主化策略可优化流程、提升良率、降低成本，进一步扩大与竞争对手的差距。此外，台积电减少采购ASML高端设备可能影响后者营收，而防护膜产业链的设备与材料供应商或因新需求受益。原文标题：Exclusive: TSMC turns legacy fabs into EUV pellicle powerhouse, signals new front in chipmaking原文媒体：digitimes aisa芯启未来，智创生态湾芯展2025与您相约！芯启未来，智创生态湾芯展2025与您相约！
