随着工艺技术的不断发展，设计工具及其所依赖的IP也必须与时俱进。行业演进的一个例子体现在工艺-电压-温度(PVT)监控IP方面。嵌入芯片内部的PVT监控器在生命周期的每个阶段提供有关硅状态的反馈。从这些监控器收集的数据能够带来诸多好处，例如早期预测即将发生的芯片故障以及追踪全球部署的“大量”芯片的趋势。
从FinFET到GAA
鳍式场效应晶体管(FinFET)的首次亮相是在22纳米制程节点上，其鳍状结构(Fin)被栅极(Gate)从三个侧面环绕，因此具备更出色的沟道控制(Channel Control)能力。然而，随着制程工艺向5纳米、3纳米节点推进，晶体管大小不断逼近原子的物理体积极限，想要通过传统摩尔定律下的2D微缩技术同时改善芯片的性能、功率、面积成本和上市时间，变得越来越困难。FinFET晶体管在驱动电流、静电控制和漏电问题上也开始面临更多挑战。
例如，随着FinFET不断扩容，形成晶体管栅极的鳍片变得越来越高、越来越窄，这使得它们在制造过程中变得更加脆弱、更加容易弯曲，因此降低了性能和功率效率。同时，统计数据显示，每次新的制程微缩工艺可使每个节点的晶体管接触面积减少大约25%。而面积越小，电阻就越大，金属触点和硅晶体管之间的接口电阻，以及源极和漏极区域内的外部电阻是主要贡献因素。
于是，业界开始迅速转向全环绕栅极(GAA)晶体管。这种创新性结构让栅极能够从所有侧面环绕沟道，为制程的持续微缩提供了可能。
早期的GAA器件采用垂直堆叠的纳米片(Nanosheets)结构。这些纳米片由独立的水平层组成，每一层都被栅极材料包裹。在FinFET晶体管中，若要实现更高电流，需并列设置多个鳍状结构;而GAA晶体管只需垂直堆叠少量纳米片，就能提升载流能力。这种尺寸设计的灵活性，让晶体管可满足特定的性能需求。
沟道控制是FinFET与GAA晶体管之间的另一个显著不同。相较于FinFET晶体管，GAA晶体管的沟道控制能力更优。通过栅极对沟道的全方位包裹，器件能有效抑制短沟道效应，同时减少从器件未接触底部产生的漏电。随着制程不断微缩，纳米片的尺寸将持续演变，最终可能趋近于纳米线(Nanowires)的形态。
而且，GAA晶体管控制鳍片宽度的方法也从光刻和刻蚀变为外延和选择性去除，更加精准。从性能角度来看，GAA架构可降低可变性，同时支持栅极长度微缩，将驱动电流增加10%至15%，同时降低功耗。
FinFET与GAA晶体管结构对比 (来源：应用材料公司)
硅生命周期管理中的PVT实时监控
如前文所述，在芯片架构日益复杂、技术节点不断微缩且应用需求愈发严苛的时代，人们不断尝试新的系统架构、新的3D晶体管结构、新型材料、先进封装等方法，以期更好实现逻辑微缩目标。但此举也带来了诸如空间维度工艺偏差、局部热点(thermal hotspots)、电压降(voltage droops)、应用负载不可预测性导致静态裕量设计(static margining)方法不再够用……等多重挑战。
在这一过程中，硅生命周期管理(Silicon Lifecycle Management, SLM)逐渐成为优化半导体器件全生命周期内性能、可靠性与能效的基础性策略。而高效SLM的核心，在于工艺-电压-温度(PVT)监测器——这类经过硅验证、精度极高的传感器被嵌入芯片内部，能够提供实时、基于硅片本身的运行状态可视性。
PVT控制器(带PVT监控器IP核)
简单而言，监测(Monitor)、传输(Transport)、分析(Analyze)、执行(Act)是SLM的四大核心支柱，通过构建“状态可视-主动执行”的持续循环，实现对现代芯片全生命周期的优化。
例如，在芯片设计阶段，被嵌入的监控器负责采集工艺偏差、电压波动及热行为等关键数据。之后，采集到的数据被传输至集中式SLM数据库，并在芯片、边缘端或云端完成数据分析。到了设计阶段，工程师可基于测试硅片反馈的真实数据，对芯片设计方案进行精细化调整;在芯片实际部署运行阶段，系统可启动实时自动化响应程序，实现性能微调、功耗降低，并延长器件可靠性与使用寿命。
如何更好的支持GAA
从电路设计流程角度来看，GAA晶体管非常适合数字电路——这对数字电路设计师来说是个好消息，因为GAA晶体管具备更出色的沟道控制能力与可扩展性，能够支持设计出高效的逻辑门和存储单元。采用GAA技术后，数字电路将得以实现性能提升与功耗降低，充分享受这项技术带来的红利。
但对模拟电路设计师而言，其获益情况则不够明确。尤其是要在模拟电路中实现与数字电路同等水平的精度，可能会面临诸多挑战。模拟电路设计师需要探索新的技术手段，以充分利用全环绕栅极晶体管的优势。例如，像双极结型晶体管(BJT)这类双极型器件的应用可能会逐渐减少，目前这类器件主要用于混合信号应用场景。
因此，为保持领先地位并适应GAA晶体管的出现，PVT监测器IP的设计必须进行重大革新。当前，双极结型晶体管和厚氧化层场效应晶体管(FET)缺乏特性表征，这是推动此类设计革新的主要因素，也正促使传感技术向数字技术方向转变。简而言之，要么适应变化、不断演进，要么迅速被淘汰。
数字技术不仅具有面积/占用空间更小的额外优势，还能省去模拟信号所需的“保护传感信号免受噪声/串扰影响”这一环节。随着技术向数字式转型，模拟线路屏蔽等措施将不再必要。
片上系统(SoC)和IP供应商需要找到创新性方法，以维持接近模拟电路的精度——而这也将成为体现产品差异化的关键所在。
这种向数字传感的转型将为行业带来巨大益处：不仅能降低功耗、提高转换速率，还能简化PVT监测IP的实现，使得更多远程传感器可灵活地部署在更靠近目标传感点的位置。以温度传感器为例，将传感点部署在更靠近热点的区域，可最大限度减小温度梯度的影响;同时，借助多个传感点，还能通过三角测量法进一步提升精度。从各方面来看，这都是一种双赢局面。
新思科技全面的PVT IP子系统
新思科技的PVT IP子系统包含一整套监测器、一个专用中央控制器及配套基础架构。核心组件包括工艺检测器(PD)、电压监测器(VM)与毛刺检测器(GD、数字式GD)。在热监测方面，该子系统配备了多种传感器，如温度传感器(TS)、分布式温度传感器(DTS及数字式DTS)、灾难性温度传感器(CTS)和热二极管(TD)。其中，仅热二极管和CTS为异步工作模式，其余传感器均由带软件驱动程序的中央PVT控制器管理，并通过专用软件串行总线实现接口连接。
参考裸机软件驱动程序
尤为重要的是，所有PVT IP已在众多代工厂及工艺节点上完成验证，确保具备面向未来的兼容性。目前已支持的工艺节点包括台积电(TSMC)的N6、N5A、N4P、N3E/P、N3A及N2P;正在开发的节点包括英特尔代工厂服务(IFS)的18A与三星(Samsung)的SF4X。随着IP产品组合的持续拓展，数字式DTS1、数字式毛刺检测器等新产品进一步提升了数字兼容性，同时降低了集成成本。
此外，新思科技的PVT IP解决方案还针对汽车级应用进行了定制——在这类应用中，可靠性与安全性至关重要。其中，硬核IP已通过AEC-Q100 2级测试，软核IP组件则符合ISO 26262功能安全标准，达到ASIL B等级要求。
让我们来看PVT IP解决方案在几个典型场景中的应用案例：
1. 人工智能(AI)处理器
在AI片上系统(SoC)中，高计算密度与突发性工作负载导致热管理和功耗问题尤为突出。PVT监测器可实现低延迟热管理、动态IR压降控制，并优化关键逻辑的供电裕量。这一系列功能最终能提升核心利用率、提高每瓦性能，同时降低运营成本。
PVT IP解决方案在AI处理器中的实际应用
2. 数据中心与高性能计算(HPC)
在云环境与高性能计算场景中，可靠性和能效至关重要。嵌入式PVT监测器支持实时功耗优化、多核热分析与可靠性预测性，助力数据中心稳步实现规模扩展，同时减少二氧化碳排放、降低总拥有成本(TCO)。
3. 5G与消费类设备
针对5G智能手机及消费类电子产品，PVT监测器可解决热管理难题并提升电池效率。其支持核心电压调节、实时热管理与性能调优，能在视频流播放、游戏运行、多任务处理等场景中优化用户体验，同时延长设备续航时间、提升响应速度。
SLM IP的目标应用领域
结论
GAA晶体管的变革已然开启，这项技术有望突破FinFET晶体管的局限，推动摩尔定律继续向前发展。多数行业观察人士认为，对于所有芯片、IP、SoC开发者及代工厂而言，沿这条技术路径推进是必然选择。制造工艺与设备也将按需演进，尤其是在行业逐步采用真正的3D器件之际。所有芯片设计工程师都应做好准备，迎接半导体技术领域的全新时代。
