SPHBM4 是 JEDEC 推出的全新标准，旨在解决现有 HBM 技术成本高昂、封装难度大两大痛点。
HBM 市场需求持续暴涨，高昂成本或将让 JEDEC 即将落地的 SPHBM4 成为更优替代方案
如今几乎所有新款人工智能与高性能计算（HPC）加速器，均搭载了某种规格的高带宽内存（HBM）。顶级旗舰芯片方案普遍采用最新一代 HBM4 架构，而 HBM4E 也已向头部芯片厂商送样测试。
但随着市场需求持续攀升，高端 DRAM 芯片供给持续紧缺，HBM 内存已然成为产业发展的核心瓶颈。成本居高不下是一大难题，而价格暴涨的根源，则是 HBM 专属的先进封装工艺。伴随 HBM 技术迭代，更先进的封装方案已是行业刚需。
业内目前探讨了多种规避 HBM 现有痛点的技术路线，例如 HBF、ZAM、3D 堆叠闪存，但这些技术均尚未实现商业化落地。与此同时，JEDEC 正在推出一项新标准，拓宽 HBM 内存的适用场景，该标准命名为 SPHBM4。
据 ET news 消息，经 JEDEC DRAM 内存分委会（JC-42.2）研讨后，全新 HBM4 标准SPHBM4（标准封装型 HBM4） 已正式获董事会批准通过。
SPHBM4 这套规范，在保留现有 HBM4 性能水平的基础上，大幅减少信号引脚数量，并兼容通用标准封装结构。这意味着行业将降低对昂贵先进封装工艺的依赖，高性能内存的应用场景也将得到大幅拓展。
该标准的设计思路十分清晰：在维持 HBM4 等现有 HBM 方案性能的前提下，缩减信号引脚；同时采用通用标准封装，名称中的 “SP” 正是 “Standard Package（标准封装）” 的缩写。借此，HBM 厂商能够减少对高价先进封装方案的依赖。
减少引脚会带来一定性能损耗，而 SPHBM4 通过将信号传输速率提升 4 倍、同时把信号引脚数量压缩至原先的 1/5，抵消了这部分性能损失。
依托通用基板，该标准依然能够实现 HBM 级别的高带宽；内存裸片与计算裸片之间的互连间距调整至 20 毫米。更长的互连距离可优化封装内部的散热管控效果。
一位业内人士表示：“如果说玻璃基板是实现超大尺寸封装的核心载体，那么 SPHBM4 就是一套能以更低成本在大型封装内集成 HBM 级内存的标准。” 他补充道：“随着 SPHBM4 普及，叠加大尺寸封装需求增长，玻璃基板的产业价值也会同步提升。”
部分行业研究分析师认为，SPHBM4 以及后续一系列标准封装型 HBM 产品，具备与玻璃基板搭配集成的潜力。对比传统基板工艺，玻璃基板具备热稳定性更强、平整度更高、线路布线更精细等多重优势。
玻璃基板将是未来数年半导体行业的重点研发方向，目前相关研发工作已全面铺开，但暂未实现量产。业内预计未来几年将开启试产，规模化商用落地时间大致在 2030 年前后。
尽管 HBM 的旺盛需求持续推动人工智能与高性能计算领域技术革新，但高昂成本、对先进封装的高度依赖仍是两大核心难题。JEDEC 全新获批的 SPHBM4 标准恰逢其时，提供了一套完善解决方案：依靠更少信号引脚、通用标准封装、性价比更高的基板，实现接近原生 HBM4 的性能。
SPHBM4 将信号速率提升四倍，并优化封装散热设计，在不明显损失带宽性能的前提下，大幅降低厂商落地门槛。同时该标准与新兴玻璃基板天然适配，有望大幅降低高性能内存的使用门槛，缓解当前供货紧缺局面，为未来打造扩展性更强、成本更可控的 AI 算力系统铺平道路。今日推荐：
