9月2日，上海张江科学会堂，由EDA²主办的第四届设计自动化产业峰会（IDAS 2026）圆满落幕。作为国内聚焦先进封装及2.5D/3D IC EDA的工业级软件企业，硅芯科技以"Chiplet与先进封装"为战略锚点，通过独家论坛、产品展示、主题演讲及赛事宣讲等多维形式深度参与本届峰会。
工业和信息化部电子信息司副司长郭力力、上海市经济和信息化委员会副主任俞文杰、工业和信息化部电子信息司集成电路处处长朱邵歆等领导莅临硅芯科技展台参观指导。
团队系统介绍了 3Sheng Integration Platform 与 Chips Z 围绕芯粒布局、互连方案、多物理场约束开展智能分析与多目标寻优的持续优化路径，展现 "AI 智能体 + 2.5D/3D IC EDA全流程工具" 双轮驱动下的先进封装协同设计新范式。
*01
Chiplet 与先进封装
从"如何实现"到"如何更好设计"
当Chiplet与先进封装逐渐从工程可行性验证走向规模化落地，工具之间、设计与工艺之间、产业链不同环节之间的协同，正成为绕不开的核心议题。
基于此背景，硅芯科技独家承办了"Chiplet & 先进封装论坛"，联合北京大学、九同方、比昂芯、亿铸智能、杭州电子科技大学、合见工软多位专家，从前沿研究、设计方法、EDA工具与工程实践等多维视角展开深度交流。
2.5D/3D智能体加速架构与AI辅助设计
围绕 AI 时代 2.5D/3D芯片的架构设计与设计方法学，北京大学集成电路设计系副主任贾天宇指出未来技术发展将形成 “设计AI芯片” 与 “用AI设计芯片”的双向循环。针对3D堆叠，他探索了Logic+DRAM存算一体架构与数据流优化，提出架构布局优化、负载调度、电路级热监测等多维度散热方案；同时指出2.5D工艺成熟度更高，可结合光互联实现算力规模化扩展。
AI赋能端到端2.5D/3D IC设计：
开启先进封装STCO协同新时代
硅芯科技创始人兼 CEO 赵毅博士系统阐述了STCO全链路设计体系。他指出，后摩尔时代芯片设计正从DTCO向STCO升级，2.5D与3D在工具链和设计逻辑上存在本质差异，算力堆叠、数模射频混合等场景均需适配差异化EDA算法。他提出以3D IC创新型点工具构建新一代工具链，以端到端STCO闭环协同流程贯通架构、设计、工艺与制造，将翘曲、电源完整性等量产风险前置管控，并以AI驱动智能化设计空间探索与快速寻优。
韬定律下的电-磁-热-力仿真
随着 Chiplet 异构集成、3DIC 逻辑折叠等技术快速发展，电、磁、热、力多物理场耦合效应成为制约先进芯片量产落地的关键瓶颈。
上海九同方技术有限公司解决方案经理吴彦甫结合九同方全栈自研仿真工具链，拆解逻辑折叠架构下的多物理场联合仿真方案，分享如何打通从统一建模到数据协同的全流程，为 3D 堆叠芯片的量产签核提供可靠的仿真支撑。
智驱左移：AI优化驱动芯粒/系统级
EDA设计与验证迭代
比昂芯科技研发总监吴晨将 AI 驱动 EDA 与 AI 生成电路的双轮实践转化为可落地的方法论，提出"智驱左移"理念：不把完整签核提前，而是让不完整设计在方案仍可改变时即可计算、可比较、可迭代，把签核约束前移为规划约束，打破“设计—验证”壁垒，实现从“串行迭代”到“协同优化”的范式转变。
通用存算一体的三大定律
苏州亿铸智能科技有限公司副总裁姜海涛围绕存算一体技术的演进逻辑与产业趋势展开深入分享。系统总结了通用存算一体发展的三大核心定律：搬运代价定律、通用边界定律、异构终局定律，并在此基础上，介绍了亿铸科技全数字3D DRAM通用存算一体AI芯片的技术路径及产业价值，结合实际技术实践，阐释通用存算一体在下一代AI算力基础设施中的应用潜力。
多芯片先进封装下的SI/PI仿真：
GrityDesigner一体化协同设计方案
杭州电子科技大学王高峰教授针对先进封装互连系统中的一系列信号/电源完整性挑战，介绍了GrityDesigner一体化协同设计方案。该方案通过高性能仿真引擎、AI驱动技术、场-路协同仿真优化和三维集成设计支持，全面应对先进封装互连系统的SI/PI挑战，为行业突破高频效应等技术瓶颈、实现更高性能与更低功耗提供有力支撑。
原启AI，板载创想——
合见工软AI Native系统级硬件设计平台
上海合见工业软件集团股份有限公司系统级EDA产品总监戴维介绍了此次合见工软同期推出的PCB板级智能体软件UniVista Archer AI+，该软件采用原生AI+EDA架构，支持自然语言驱动原理图设计、AI元件检索与智能审查，将多步人工操作简化为自然语言指令，覆盖从原理图设计到数据管理的全链路硬件研发流程。
*02
聚焦产业全局
共议AI赋能与STCO落地
从架构、设计、仿真、验证、互连到系统级平台，上述演讲完整呈现了2.5D/3D先进封装设计的范式变革。但EDA的下一程，不止于单点工具做深，更在于打破专业壁垒、实现跨环节的有效连接。
基于此，吴彦甫、赵毅、吴晨、王高峰、戴维五位嘉宾跳出单一企业与单一工具视角，从产业全局层面共议两大核心议题：
议题一｜AI会首先改变工具效率，
还是进一步改变设计流程？
◆ AI现阶段处于L1-L2辅助级别，属于增强工具。
AI的价值在于预测初始值、加速收敛、排除前置错误，但无法独立完成3D IC 布局布线与完整多轮验证，大模型擅长关联分析，因果推理弱，仅可用于结果可校验的确定场景。EDA输出必须是确定性结果，AI输出是概率性结果，这一根本差异决定了AI只能作为EDA之上的智能层，而非替代者。未来方向是AI调用EDA完成设计——大模型生成指令，交由无幻觉的代码执行，实现"AI提效、EDA兜底、人做决策"。
议题二｜面向2.5D/3D先进封装，如何
践行新设计范式，实现端到端STCO
流程落地？
◆ 践行STCO需要工具重构、生态共建、单点突破。
3D IC的点工具需要深度耦合重构，而非简单串联。STCO落地不能靠EDA企业单打独斗，需要IP、EDA、制造、封测全产业链协同。当前最大瓶颈是IC、封装、PCB数据格式不统一，跨层级数据链路不通，阻碍协同仿真。落地路径应参考EDA历史演进：不追求一步实现全行业统一标准，优先选取细分场景实现单点突破，逐步向外拓展，行业以开放心态共建生态。AI将在 STCO 链路中承担寻优、方案探索、加速收敛、辅助验证的作用。
*03
AI Agent × STCO：
重新定义先进封装设计范式
在"半导体AI技术及应用论坛（一）"上，硅芯科技高级产品研发工程师吴明辉博士深入解析了AI Agent与2.5D/3D IC EDA融合带来的设计范式变革，并重点介绍了硅芯科技自研的Chips Z（3D IC EDA AI Agent）。
Chips Z贯穿系统架构规划、芯粒划分、物理实现、多物理场仿真验证等全链路环节，能快速完成方案寻优与收敛加速，将原本分散的设计流程串联为"可计算、可比较、可迭代"的闭环，让翘曲、电源完整性、热管理等量产风险在设计早期即可被识别与管控，为先进封装产业提供了可复用的全链路技术方案与工程落地路径。
*04
赛题即课题
培育先进封装EDA新力量
AI算力驱动芯片设计从"铺平面"走向"建高楼"。3D IC通过垂直堆叠与层间高密度互连，实现算力与集成度的双重跃升。
在"AI时代EDA产业人才发展论坛"上，硅芯科技物理设计部主管林士林作专场宣讲，解读2026创"芯"·EDA精英挑战赛硅芯科技赛题——"面向3DIC的多目标全局布线优化"。
从工具创新到人才储备，硅芯科技以"赛题即课题"的方式，将产业真实需求注入高校科研，为国产EDA生态培养面向先进封装的技术力量。
点击图片了解赛题详情
END
