RISC-V峰会迎来重头戏 | 芯和半导体明日登场，详解Chiplet先进封装创新

* 本活动图片均由主办方上海开放处理器产业创新中心提供

Event

• 时间：7月16-19日

• 地点：上海，张江科学会堂

全球三大 RISC-V 峰会之一——第五届 RISC-V 中国峰会昨日在上海张江科学会堂隆重启幕，为期三天。本届峰会旨在构建产业生态，汇聚全球产业链核心力量，聚焦 RISC-V 技术的创新突破与场景落地。

明日，九大垂直分论坛将同步开启。芯和半导体科技（上海）股份有限公司（以下简称“芯和半导体”）创始人、总裁代文亮博士将于前沿技术创新分论坛中发表主题演讲《Chiplet集成先进封装发展趋势与应用展望》。

现场直击

▶ 主论坛

第五届RISC-V中国峰会主论坛于今日重磅开启，汇聚国内外头部RISC-V相关企业的CEO/CTO级嘉宾发表主旨演讲，分享行业最新趋势与洞察。

▶ 研习会

本届峰会特别设置了RISC-V研习会，分为基础班和进阶班。基础班为渴望入门RISC-V的投资者、行业分析师及跨界从业者打造沉浸式学习场景，助力实现技术认知到商业洞察的深度转化；进阶班则深入研讨高性能、AI、汽车、安全等热点技术领域，拓展前沿技术研发思路，深入探讨产业化落地途径。

亮点预告

明日，九大垂直领域分论坛将正式开启，聚焦人工智能、高性能计算、软件与生态系统、嵌入式系统、汽车电子、EDA、前沿技术创新、教育与人才培养、投资与并购等热点领域，由业界领袖和顶级专家深入解析最新技术发展和实践案例。

▶ 前沿技术创新分论坛核心看点

如何基于RISC-V构建适合具身智能计算的新型异构处理器核？
大语言模型如何助力RISC-V CPU及RISC-V SoC的设计？
LLM 时代如何构建基于RISC-V智能设备的机密计算底座？
RISC-V的内存标签扩展如何助力栈内存保护？
RISC-V先进的中断架构如何支持实时应用？
如何运用RISC-V的指令扩展去提升特定应用场景以及特定负载的性能？

主题演讲

芯和半导体创始人、总裁代文亮博士将于明日下午的前沿技术创新分论坛中，发表压轴演讲，题为《Chiplet集成先进封装发展趋势与应用展望》。

时间

7月18日, 17:15-17:30

演讲地点

张江科学会堂 302会议室

演讲简介

随着人工智能的蓬勃发展，高性能计算CPU/GPU芯片采用Chiplet集成的方式已是后摩尔时代突破先进制程工艺瓶颈的共识。传统SoC（System on Chip）设计路径走向新式 SoC（System of Chiplets）依赖先进封装关键技术，如2.5D/3D异质异构集成，混合键合，高密互连，散热与应力可靠性，玻璃基FOPLP等。本次演讲将重点分享Chiplet先进封装技术的发展趋势与挑战，探讨如何加速落地前沿应用领域。

论坛议程

注：图片由主办方提供，最终议程以活动当天发布为准。

▶ 从芯片到系统的全栈集成系统EDA平台

▶ 芯和半导体3DIC Chiplet 先进封装一体化EDA设计平台

点击 “阅读原文” ，前往活动官方链接了解大会完整议程及更多详情。

更多相关文章