汽车Chiplet为什么突然火了

过去几年，Chiplet在高性能计算和数据中心领域很热门，AMD、Intel等厂商也证明了其可行性。在汽车行业，Chiplet长期处于“大家都知道、真正认真讨论落地的人并不多”的状态。毕竟汽车芯片强调长生命周期、可靠性和功能安全，新的封装与互联架构，需要认证、供应链和生态问题远比消费电子复杂。

不过这种状态正在快速变化。2026年AEK汽车电子大会上，Chiplet成为贯穿整个会议的关键词，NXP、Renesas等汽车半导体厂商开始真正讨论及规划具体的汽车Chiplet架构。而在当下，许多厂商也在不断积极布局，整个市场，开始火了。

Renesas：R-Car X5H支持通过Chiplet扩展

去年12月，Renesas在CES2026上推出了R-Car X5H，在新产品发布时便强调了Chiplet扩展。

根据其介绍，R-Car X5H是业界首款采用先进3nm工艺技术制造的多域汽车系统单芯片（SoC），相较此前的5nm解决方案，功耗最高可降低35%。具备相当于4 TFLOPS的GPU性能，可满足高端图形处理需求；其CPU由32个Arm® Cortex®-A720AE核心和6个支持锁步运行的Cortex-R52核心组成，支持ASIL-D功能安全标准，总处理性能超过1000k DMIPS。借助混合关键性（Mixed Criticality）技术，该SoC能够在不影响安全性的前提下，同时运行多个汽车域中的高级功能。

R-Car X5H采用全新的UCIe接口标准确保芯片间互联的规范化和统一，支持通过Chiplet扩展灵活提升AI性能。其AI算力最高可达400 TOPS，通过Chiplet扩展后，AI加速能力可提升至原来的4倍以上。

利用芯片间互联技术，R-Car X5H的核心AI功能可以在多裸片封装中通过AI Chiplet进行扩展，从而实现异构扩展。结合瑞萨的AI Gigafactory概念来开发AI解决方案，包括AI工具链、网络/模型支持和云原生支持等资源，客户可以获得一个满足其所有自主驾驶需求的端到端平台。

TI：TDA5系列采用Chiplet-Ready架构设计

无独有偶，TI在今年CES上推出TDA5系列SoC，也具有Chiplet-Ready架构设计，集成UCIe接口技术，通过未来增加不同功能的Chiplet，可以进一步提升TDA5 SoC的可扩展性和适应能力，为开发者提供一个具备长期演进能力的平台，使其能够随着未来的应用需求不断升级。汽车厂商可以基于同一产品平台实现不同功能配置，并支持最高L3级自动驾驶。

TI表示，Chiplet是一种新兴的半导体架构设计方法。它将多个独立的集成电路作为类似于异构SoC中IP模块的功能单元，从而能够以模块化方式设计专用芯片。

TDA5系列可提供从10 TOPS到1200 TOPS的边缘AI加速能力，能效最高超过24 TOPS/W，集成TI最新一代C7神经网络处理单元（NPU），在相近功耗下，AI计算能力最高可达到上一代产品的12倍，从而减少对昂贵散热方案的需求。

Infineon：还布局Power Chiplet

英飞凌对于Chiplet可谓是非常积极，都是最先加入各种组织的一员，包括imec发起的项目，还包括欧洲的CHASSIS。

除了底盘算力芯片，英飞凌还布局了Power Chiplet。今年5月，英飞凌宣布启动由其担任协调方的欧盟Moore4Power计划，Moore4Power项目为期3年，总投资9100万欧元。来自15个国家的62家参与方将联手开发更高效、更可靠、更易于产业化的新一代先进智能电力电子产品。

Moore4Power以异构集成为核心，硅 (Si)、碳化硅 (SiC)、氮化镓 (GaN) 等材料都将被用于最适合的领域，通过“功率芯粒”(Power Chiplet) 实现扬长避短。在开发方向方式上，Moore4Power 将专注于风力发电、电动汽车、铁路运输等高影响力领域。

NXP：把网关芯片放到处理器中

NXP的Cornyn承认Chiplet是“未来的一种选择”。NXP全球汽车系统工程与市场营销高级副总裁Sebastién Clamagirand强调，半导体供应商“不能再局限于简单地提供单颗芯片”。NXP的Clamagirand指出，面向更高等级自动驾驶的系统，需要增加雷达、摄像头以及激光雷达等传感器，并通过高速连接将这些传感器接入中央ADAS计算机。

NXP对Chiplet描述甚至更进一步。未来一颗汽车处理器理论上可以包含NXP的Gateway Chiplet，也可以加入其他厂商擅长的AI加速器，再搭配不同容量和类型的存储。如果某个客户需要更大的内存，就不必重新设计整颗处理器，只需要替换其中一个“马赛克块”；如果五年以后 AI 推理单元需要升级，也可以尽可能保持其他稳定功能不变，只更新变化最快的一部分。 这使汽车芯片开始从一颗“一次设计、长期使用”的SoC，逐渐向一个可以持续更新的硅基生态系统的演进。

ST：也在关注Chiplet技术

ST这家公司也在关注Chiplet，其规划设立了专用研发机构，涵盖器件架构设计、芯片、基板与互连的设计及设计套件，以及PLPGen2上的试产线。

2025年12月15日，欧洲发起CHASSIS项目，推动Chiplet和UCIe异构集成。该项目由博世牵头，联合欧洲OEM（BMW、Renault/Ampere、Stellantis）、汽车供应商（Valeo）、半导体公司（Arteris、Axelera AI、Bosch、Infineon、Menta、NXP、Tenstorrent）、EDA技术提供商（Siemens）、软件供应商（TTTech-Auto）及研究实体（CEA、CHIPS-IT、Fraunhofer、imec）等。

CHASSIS希望以Chiplet和先进封装突破传统单片SoC的限制，推动欧洲建立多供应商、开放式汽车芯片生态，并提升其在软件定义汽车时代的半导体竞争力。

而在今年6月，CHASSIS又公布了一个新的里程碑，已启动汽车基础芯片（Automotive Base Die，ABD）的实施，这是一种关键的5nm芯片组，由项目合作伙伴宝马、imec和博世资助，并得到CHASSIS联盟合作伙伴的支持。

ABD将功能安全GPU、视频处理和互连基础设施集成其中，再通过UCIe灵活连接CPU、AI加速器、安全岛等不同厂商的芯粒，实现异构集成；其中Imagination的DXS功能安全GPU已被选入ABD。宝马、imec和博世分别负责需求定义、互操作性和芯片设计等关键工作，目前计划在2026年底完成ABD设计冻结。

如果只把原因归结为先进封装成熟或者先进制程越来越贵，其实仍然没有触及问题核心。AEK 上一个非常值得注意的判断来自Renesas 高管 Ash Dubey，他用一句话概括了当前 AI 计算系统正在发生的变化：“Compute got cheap. Data movement did not。”——算力变便宜了，但数据搬运没有。 

随着先进制程、专用AI加速器以及异构计算架构的发展，每瓦能够获得的计算能力持续提高，但AI系统并不只是执行乘加运算，模型参数要从Memory中读取，传感器数据要进入计算单元，中间结果还要不断在CPU、GPU、NPU以及存储之间移动。

大量功耗、延迟甚至芯片面积，实际上都消耗在这些数据移动过程中。Renesas因此判断，对于未来 AI 系统而言，功率和数据会逐渐成为比单纯计算更重要的系统限制，即便计算单元本身足够高效，只要数据移动成本持续增加，真正能够部署的 AI 功能依然会受到限制。

数据搬运问题进一步改变了内存在汽车计算系统中的地位。过去相当长时间里，汽车厂商可以把存储器视为一种高度标准化的商品，容量和价格固然重要，但它很少决定一套汽车计算平台的核心差异。然而随着AI负载增长，内存的容量、带宽、延迟以及与处理器之间的距离正在直接影响AI系统性能。如HBM理论，内存必须越来越靠近处理器，因为数据路径越长，互连本身带来的延迟、功耗和信号完整性问题就越明显。这种变化与 AI 服务器今天正在经历的事情其实非常相似：算力继续增加以后，系统竞争开始逐渐扩展到数据的高效移动。

如果 AI 模型和存储容量的变化速度远快于整车平台，那么把所有功能永久固定在一颗单芯片SoC中存在局限性。传统汽车中央计算芯片倾向于不断提高SoC集成度，把CPU、GPU、NPU、ISP、Safety Island、接口以及大量其他功能尽可能放在一颗Die中，这种方式过去非常有效，因为单片集成能够降低芯片间通信复杂度，也容易控制时延和功能安全边界。但随着汽车AI计算规模扩大，一颗“大而全”的SoC开始同时面对面积、成本、工艺选择和迭代速度几方面压力。

首先是芯片面积和先进制程成本。功能越来越多，Die越来越大，而在先进节点上，大面积芯片的设计和制造成本都会显著提高。Renesas 在采访中也提到，先进工艺节点的芯片开发成本正在快速增加，因此将所有功能一股脑迁移到最先进节点，并不一定具有最好的经济性。更重要的是，一颗汽车SoC中不同功能对工艺的要求本来就不一样。

NXP CTO Lars Reger举了一个非常典型的例子：AI计算希望使用尽可能小的数字晶体管，以获得更高密度和更低功耗；但模拟、电压测量以及电池管理等功能强调精度，有些电路甚至需要较大的晶体管尺寸，过度缩小反而可能损害模拟性能。把这些性质完全不同的电路统一放到同一个先进制程节点，本身就存在技术和成本上的矛盾。

第二个问题来自汽车行业非常特殊的产品周期。一辆车的平台生命周期可能持续多年，很多底层安全控制、接口和基础功能在整个生命周期内都不会发生根本变化，但AI模型、AI加速器以及内存的变化可能以一两年甚至更短时间计算。于是汽车SoC出现了一个越来越明显的矛盾：一颗芯片中可能有 70%—80% 的功能相对稳定，真正高速变化的只有AI推理和部分计算模块，如果为了更新其中一部分能力而重新设计整颗 SoC，开发成本、验证成本和时间都会非常高。Renesas 因此把 Chiplet 背后的核心问题概括为功能解耦：先把一颗芯片中的不同功能拆开，再根据这些功能各自的迭代周期和工艺需求进行设计。

第三个问题则是Time-to-Market。汽车芯片从定义、设计、流片、验证到最终进入量产车型，本身就是一个漫长过程，全新的芯片开发可能需要18~36个月。当AI模型和系统需求的变化速度已经快于芯片完整开发周期时，继续每一次都从头设计一颗完整SoC，会越来越难跟上市场节奏。这也是为什么汽车行业今天对Chiplet的兴趣，实际上更多来自“可更新性”和“架构弹性”，而不仅仅是先进封装本身。

Chiplet就是把原来一颗SoC内部耦合在一起的功能重新拆开。例如数字计算可以使用先进节点，模拟和I/O可以采用成熟工艺，存储则独立成为一个模块，AI加速器则根据模型和算力需求进行更快速的迭代，最终再通过高速Die-to-Die互连和先进封装，把这些不同工艺、不同生命周期的小芯片重新组成一个完整系统。

这样一来，汽车芯片设计的思路就从“怎样把所有东西塞进一颗芯片”，逐渐转向“怎样把正确的功能放在正确的工艺节点，并以最低的数据搬运成本组合起来”。

很多关于 Chiplet的讨论都会首先强调成本，因为将大芯片拆成多个较小Die，理论上有利于改善良率，也能够避免所有功能都使用昂贵的先进制程。但在汽车领域，单纯从降本角度出发，Chiplet的商业逻辑未必像想象中那么直接。如果只看成本下降，整个商业案例并不特别清晰，毕竟先进封装、额外测试、Die-to-Die互连以及不同厂商之间的验证都会增加新的成本。相比之下，更确定的驱动力反而是规格、复杂度以及上市周期。

换一个角度看，Chiplet可以解决汽车行业越来越突出的“时间尺度冲突”：整车生命周期很长，AI 生命周期很短。汽车电子平台希望一次开发以后稳定运行多年，但 AI 推理模型和计算需求却持续变化，通过标准化，整车厂就有机会在不推翻整个平台的情况下升级某一部分系统。这种Scale能力对汽车行业而言，将直接决定电子电气架构能否在数年内快速且持续演进。

不过，汽车Chiplet能否真正普及，最终仍然取决于一个比制造技术更加棘手的问题：不同公司的Chiplet能不能一起工作。如果未来所谓的Chiplet只是同一家半导体公司的多个 Die 封装在一起，那么接口、架构和布局都可以在公司内部解决，这实际上更接近一种先进的多芯片封装。但如果行业最终希望建立真正开放的 Chiplet生态，让NXP、Renesas、Infineon、TI或其他公司的Chiplet能够自由组合，那么就必须共同解决可靠性、生命周期以及长期兼容性等问题。

这也是为什么Renesas最终把汽车Chiplet 的关键词总结为合作。日本ASTRA、欧洲相关产业联盟、imec以及众多半导体厂商都在围绕Chiplet标准化展开工作，希望定义不同厂商能够共同采用的互操作基础。 

从这个角度看，汽车Chiplet真正值得关注的地方，已经超出了“把一颗大芯片拆成几颗小芯片”的技术层面。它背后反映的是汽车电子架构的一次重新组织：中央计算仍然继续集中，但芯片内部的功能开始重新解耦；算力仍然增长，但系统优化的重点正在转向内存，数据和功耗；汽车芯片也开始从一次性设计的SoC，走向能够持续演进的硅基系统。如果这一方向最终成立，未来汽车计算平台的竞争方式也将随之改变。