未来15年，芯片制造业将迎来重大变革。至少，比利时微电子研究中心（Imec）是这样认为的。2026年5月，这家位于比利时的纳米技术研究机构在其举办的ITF World 2026技术论坛上公布了其最新技术路线图。
在半导体这种迅速发展的行业，15年是一段相当漫长的时间。比利时微电子研究中心的首席技术官保罗·赫勒曼斯（Paul Heremans）表示，该机构的预测之所以延伸到如此遥远的未来，是因为其研究在半导体产业中扮演着重要的角色。“我们的研究项目旨在为技术方案‘去风险化’。 ”他说，这意味着他们正在以帮助芯片制造商缩小选择范围为目标，探索不同方案的成本与收益。这项去风险化的工作完成之后，芯片制造商即可正式开始研发和工程制造工作。
比利时微电子研究中心预测，2033年，互补场效应晶体管（CFET）将实现商业化应用，这是全球几乎所有芯片都采用的互补金属氧化物半导体晶体管的下一代演进版本。该机构还预计，2041年晶体管技术将迎来再一次变革，不过这一次的目标更倾向于降低功耗，而非在芯片上集成更多器件。芯片制造商可能会将晶体管的主要硅部分（即沟道区）替换为二维半导体材料，例如二硫化钼。这类材料虽然只有一个原子层厚，但也具备半导体特性。
不过就目前而言，比利时微电子研究中心去风险化工作的重点仍在2033年和互补场效应晶体管上。
互补场效应晶体管的设计目标是在一个晶体管的空间内集成两个晶体管。数十年来支撑计算运行的互补金属氧化物半导体逻辑依赖两种类型的晶体管：一种是p沟道金属氧化物半导体（PMOS），另一种是n沟道金属氧化物半导体（NMOS）。其工作方式是：同一个输入信号会使一个晶体管开启、另一个晶体管关闭，有助于实现相对高效的运行。
目前，p沟道和n沟道金属氧化物半导体晶体管是并排成对制造的。而互补场效应晶体管则会将它们垂直堆叠在一起，据支持者称，这样做相当于将一些电路的面积减半。
实现互补场效应晶体管的可能方式是同时构建这两种晶体管，而非逐一制造，或在不同的晶圆上分别制造后再将其融合在一起。该工艺首先在硅晶圆上交替沉积多层硅和硅锗。在这些沉积层中刻蚀出沟槽及其他结构后，使用能够腐蚀硅锗（但不腐蚀硅）的刻蚀剂，留下堆叠、悬空的纳米级厚度硅带。上层的硅带（称为纳米片）形成p沟道金属氧化物半导体晶体管，下层则形成n沟道金属氧化物半导体，反之亦可。
英特尔、三星和台积电等全球最大的芯片制造商目前都在努力推进基于互补场效应晶体管的芯片的可制造化。这些公司均已构建了互补场效应晶体管芯片原型。例如，2025年12月，台积电的工程师在IEEE国际电子器件会议上宣布，该公司制造了超紧凑型存储单元和一种称为环形振荡器的关键测试电路。2026年6月，在IEEE/日本应用物理学会超大规模集成电路技术与电路研讨会上，三星公司详细介绍了一款互补场效应晶体管，它既是迄今尺寸最小的互补场效应晶体管，又采用了层数最多的纳米片（共6层）。
然而，怎样才是制造互补场效应晶体管的最佳方式，目前远未有定论。“很明显，还有很多种方案尚未确定。”赫勒曼斯表示。
比利时微电子研究中心预计，互补场效应晶体管将遵循的演进路径与其他新技术的推出类似，例如15年前的鳍式场效应晶体管（FinFET），以及最近商业化的纳米片晶体管。这一发展过程将包括初始推出，随后致力于提升密度和性能，最后再努力从高密度版本中挖掘更多性能或能效。
比利时微电子研究中心预计，2041年前后，业界会将互补场效应晶体管中的硅替换为新型材料，例如一种或多种二维半导体。转向互补场效应晶体管主要是为了节省空间，而采用二维半导体主要是为了降低功耗。
“当然，延续技术路线图的总体目标是提出能够提升每瓦特性能的技术方案。”赫勒曼斯说。在先进芯片中，即使电压小幅降低，也能显著降低功耗。
这正是二维材料可能发挥作用之处。赫勒曼斯指出，未来互补场效应晶体管中硅纳米片的厚度约为3纳米，相比之下，二维半导体的厚度不到1纳米。因此，包裹在沟道区周围的晶体管栅极在如此薄的结构中控制电流时，所需电压会比厚的硅纳米片更低。他表示，如果业界能够选择电荷移动速度更快的半导体材料，二维互补场效应晶体管的能效还能进一步提升。
如果互补场效应晶体管按照比利时微电子研究中心的预测如期问世，它们将进入一个早已习惯堆叠组件的行业。到2033年，在堆叠芯片以增加处理器中的硅总量方面，芯片公司将拥有超过10年的经验。例如，在超威半导体（AMD）的MI300 GPU中，采用最先进工艺制造的“计算模块”被堆叠在另一种采用较旧工艺制造、负责处理图形处理单元内存和通信的裸片之上。
这款AMD芯片中的垂直连接间距可达9微米，而且这一间距还在迅速缩小。“目前我们（正在研发的）最先进的晶圆对晶圆键合技术可以实现约200纳米的间距，”赫勒曼斯说，“也就是说，我们有望在1平方毫米的面积上实现2500万个互连。这种密度意味着设计人员可以在3D裸片中构建逻辑电路。”
这种能力将会推动芯片设计进入新的演进进程，比利时微电子研究中心称之为“互补金属氧化物半导体2.0”。在这一方案中，不仅可以堆叠采用不同技术制造的多颗芯片，还可以融合多层晶体管（每一层都针对特定功能进行了优化，例如存储密度或驱动电流）来制造独立芯片。“这将极大地提升人们对这种融合芯片的预期。”赫勒曼斯说。
作者：Samuel K. Moore
END
往期精选：
请点下【♡】给小编加鸡腿
