一底座三主线！2026湾芯展Chiplet、先进封装与AI算力芯片产业化论坛成功举办

2026湾芯展期间，Chiplet、先进封装与AI算力芯片产业化论坛在深圳会展中心（福田）成功举办。论坛汇聚IC架构设计、先进封装平台、EDA工具链、半导体装备、玻璃基板、可靠性验证及工程智能体等领域的企业代表与专家学者，通过大湾区3D IC先进封装创新中心发起签约与8个主题报告，围绕后摩尔时代AI芯片架构、3D存算一体LPU、物理+AI装备研发、TGV 3.0玻璃基封装、外场微纳制造、STCO协同设计、全生命周期可靠性及芯片嵌入式研发智能体等议题展开深入交流，共探AI算力芯片从概念走向标准化与平台化量产的实践路径。

▲2026湾芯展（WESEMiBAY）“Chiplet、先进封装与AI算力芯片产业化论坛”现场

▲ 中山大学陈汪勇副教授主持开场

本场论坛由中山大学副教授、珠海市重点实验室主任陈汪勇先生主持开场。

▲ 大湾区3D IC先进封装创新中心发起仪式

在3D IC先进封装产业生态协同共建暨战略签约仪式上，大湾区3D IC先进封装创新中心正式发起成立，并完成“先进封装制造—EDA—设计STCO协同”战略合作签约。创新中心汇聚广东工业大学、北京大学、电子五所、华南理工大学、复创芯、迈特芯、硅芯科技、新紫光集团、全芯智造、华润微电子、星辰技术、南京邮电大学、广东省科学院半导体所、上海创芯学院等首批建设单位，围绕先进封装工艺库（TSV/Interposer/RDL/硅光CPO）、堆叠芯片设计开发平台、2.5D/3D EDA应用推广中心及复合型人才体系四大方向，打通从设计规则、联合研发到多芯粒测试容错的产业生态底座。

本场论坛彻底告别“单点拼盘”，顺着“一颗3D AI算力芯片从顶层定义、制造封装到协同设计、可靠运行与实机交付”的完整生命周期，构建起“一底座三主线”的清晰脉络：

围绕AI算力芯片在云端与端侧面临的数据搬运带宽与能耗瓶颈，AHLOMICRO与迈特芯分别从系统能效评价框架与3D混合键合近存计算芯片产品维度，阐明了3D异构集成的架构演进方向。

AHLOMICRO Technology PTE LTD  CEO罗彤先生在《后摩尔时代的AI芯片和先进封装生态》报告中，从经济增长周期、芯片与封装物理极限以及全球供应链分工三个层次展开剖析。他指出，每两年计算能力约增长3倍，而DRAM带宽仅增长约1.6倍、互连带宽仅增长约1.4倍，存储与互连距离已成为制约有效算力利用率的核心瓶颈。报告提出从词元成本（Token/$）延伸至词元能效（Token/J）的评价框架，强调通过3D集成与混合键合缩短逻辑与存储互连距离的同时，必须统筹成本、供电、散热路径与系统级KGD测试；并建议产业链企业找准“深耕单点工艺的专门问题解决者”或“跨环节协同的系统整合者”定位，以工程迭代速度构建核心竞争力。

深圳市迈特芯科技有限公司华南系统总经理田万廷先生带来《3D存算一体使能端侧LPU的商业化发展》主题报告，围绕AI PC、智能手机、智能眼镜、具身智能机器人及智能汽车等终端场景，介绍以3D混合键合（Hybrid Bonding）近存计算破解端侧“内存墙、功耗墙与成本墙”的实践路径。报告对比显示，在同等600GB/s高带宽需求下，3D-PIM方案将4层CacheRAM垂直堆叠于逻辑芯片之上，搬运能耗由传统2D LPDDR5X的7.0–9.5pJ/bit降至0.8–1.5pJ/bit，数据传输功耗由33.6–45.6W大幅压降至3.8–7.2W（降至约1/6），互连延迟小于5ns。依托张量脉动架构与MetaClaw软件平台，迈特芯推出22nm 2D基石芯片Mega088（约1W）及3D分布式TPU芯片Mega188（约6W功耗下适配2B–9B模型达80 token/s），以软硬一体模组加速端侧大模型商业化普及。

围绕高密度三维封装的装备、基板与微纳制造工艺，中微公司、三叠纪与翊感科技分享了从物理+AI装备研发、TGV玻璃基整线方案到静电场辅助微纳集成的硬核技术成果。

▲高密度三维封装制造底座（左：3D DRAM混合键合近存堆叠；中：TGV 3.0高深径比玻璃通孔实心填铜与RDL布线；右：静电场聚焦微纳图形化与柔性多模态传感集成）

中微半导体设备（上海）股份有限公司智能工程执行总监张凯先生以《AI赋能中微半导体装备研发》为题，分享将流动、传热、结构、电磁与等离子体五场物理机理与AI代理模型深度融合的工程方法。报告重点介绍了中微物理信息傅里叶神经算子（PI-FNO）架构，在8个物理场预测中达到99.92%精度，将单次预测耗时从传统仿真的40分钟缩短至30.5毫秒（实现约8万倍加速），且仅用30组小样本数据即可实现高保真预测。在等离子体刻蚀装备研发中，通过同步优化超200项腔体结构与工艺参数，使刻蚀速率与关键尺寸（CD）晶圆面内均匀性（3σ）分别改善89.5%与91.4%，已成功部署超1,000台刻蚀设备并提升工艺性能超50%；在CVD装备中也实现膜厚均匀性提升83%，助力大平板装备等新产品开发周期由3–5年大幅压缩至18个月。

三叠纪（广东）科技有限公司市场总监陈立恒先生带来《面向高密度三维封装的TGV 3.0整线工艺方案》报告，系统解析玻璃转接板（Glass Interposer）、玻璃封装载板（Glass Package Substrate）、CPO光纤定位微孔板（FAU）及玻璃基无源集成器件（IPD）的关键制造技术。依托515mm×510mm大面板（面积达300mm晶圆3.7倍）优势与TGV 3.0激光诱导选择性刻蚀工艺，公司将通孔侧壁粗糙度由约1.2μm优化至25nm，实现最小5μm孔径、最高100:1结构化深径比，并在高深径比金属化样片中实现10μm孔50:1、20μm孔25:1的无空洞实心铜填充；同时创新引入TGV-BL缓冲层复合结构以缓解热循环开裂风险，建成高良率的晶圆级与板级TGV中试与量产平台。

哈尔滨工业大学（深圳）教授、翊感科技（深圳）有限责任公司钟颖女士以《外场辅助先进制造技术在先进封装与具身智能中的应用》为题，分享利用静电场调控材料运动与界面作用的三大创新技术：一是原创AEP静电诱导干法自动图形化技术，无需溶剂浆料即可在200ms/次节拍下实现10μm精度打印，推出YGlove灵巧手数采手套、YFab大尺寸连续卷对卷电子皮肤及YMulti三维力/温度/接近觉多模态传感器；二是ELAD静电透镜原子簇直写技术，利用非均匀电场聚焦气溶胶颗粒结合20nm精度步进台探索微细化RDL互连；三是静电组装多层纳米膜感存算一体器件，制备出良率达95%、单次脉冲功耗仅34pJ的16×16 MoS₂感存算阵列，并介绍了融合分层数据底座、RAG、Skills与MCP接口的专业智能体框架。

针对多芯粒高密度堆叠带来的跨层级设计、电-热-力多物理场耦合与软硬件实机调试难题，珠海硅芯科技、中山大学与翱韬智能展示了从STCO协同EDA、全周期可靠性监测到芯片嵌入式研发智能体的闭环方案。

▲AI驱动的芯片全链路设计验证闭环（左：3D IC跨尺度电-热-力仿真与电迁移筛查；中：物理+AI神经算子加速求解；右：连接示波器与控制板的嵌入式硬件闭环Agent）

珠海硅芯科技有限公司总经理赵毅博士在《AI驱动3D IC异构异质堆叠，重构3D IC先进封装产业芯层级》报告中，阐述了设计方法学从单芯片DTCO向多芯粒系统STCO（系统与技术协同优化）升维的必要性。公司自主研发的3Sheng Integration Platform（三生集成平台）通过Zenith（架构设计与3D逻辑折叠）、Ranger（Chiplet-中介层-基板跨层布线）、Volcano（SI/PI/热力多物理场仿真前移）、Ocean（IEEE 1838多芯粒DFT测试容错与自修复）及Stratify（多芯粒LVS/DRC签核）五大模块，配合专用智能体Chips Z AI Agent开展流程编排与多目标自动寻优，已在逻辑+HBM、超异构计算及硅光AI等场景中支撑最高约60万个微凸点规模的复杂3D IC协同设计。

中山大学副教授、珠海市重点实验室主任陈汪勇先生带来《面向先进封装全生命周期管理的可靠性设计技术研究》报告，构建了“设计时预测优化与可观测性预留 + 运行时状态感知与健康预警”的两阶段可靠性体系。在设计时，自研Mulca跨尺度多物理场工具结合POD-SINDy分层降阶模型实现TSV局部热-力在线推理4,575倍加速（温升平均相对误差0.0092%），并通过DT-GAT动态图注意力模型实现全芯片电迁移筛查超15,000倍加速（推理7.5ms，准确率95.5%）；在运行时，基于PI-POD-DL方法仅用8个稀疏测点即可重构576点全场温度分布（MAE低至0.539℃），配合关键路径端点时序监测IP与65nm流片验证的温度补偿多阶段老化预警IP（温漂降低约30倍），实现全生命周期健康管理。

翱韬智能科技（深圳）有限公司 CTO 罗薛先生以《AI构建芯片嵌入式研发新范式》为题，针对传统嵌入式开发中工具割裂、依赖专家经验、人工测试繁琐及软硬件脱节等痛点，推出AItior Agent嵌入式开发专用智能体与Workbench统一工作台。系统围绕电机控制等垂直知识库，打通需求评估、硬件原理图/Layout审核、参数辨识、程序审查、调试验证、异常追踪与报告生成7大环节（沉淀1,286+工作流）；并以示波器、摄像头、红外传感器为“眼睛”，以仿真器、主控板、程控电源与高低温箱为“双手”，通过Harness（边界约束与追溯）与Loop（真实硬件自动闭环测试）机制完成实机验证，推动工程师由传统执行型FAE向决策审核型FDE转型。