摩尔定律继续向前
ASML联手蔡司，2036年或问世！
全球最先进的光刻机，又要迎来一次重大升级！
10月8日，据路透社报道，全球光刻机巨头ASML（阿斯麦）与德国光学巨头蔡司（ZEISS）的研究人员披露了下一代极紫外光刻技术——Hyper NA EUV。
这项技术有望将光刻分辨率推进至约5纳米，比现有High NA EUV提高三分之一以上。
研究人员预计，相关设备可能在未来10年左右具备实际应用条件，也就是2036年前后。
值得注意的是，ASML已经启动相关研发，但尚未决定是否正式商业化生产。
这意味着，全球先进芯片制造技术正在从EUV、High NA EUV，迈向Hyper NA EUV的新阶段。
点击看：
一、Hyper NA是什么？下一代EUV光刻机曝光
Hyper NA，全称可理解为超高数值孔径极紫外光刻技术，是现有High NA EUV的进一步升级。
光刻机的核心任务，是将复杂电路图案精确转移到硅晶圆上。图案越精细，芯片就越有机会集成更多晶体管。
目前，传统EUV光刻机的数值孔径（NA）为0.33，High NA EUV提升至0.55，而Hyper NA计划进一步提高至0.75或以上。
数值孔径越大，光学系统能够分辨的细节通常越小。
按照研究方案，Hyper NA可实现约5纳米的光学半间距分辨率，为未来更先进的逻辑芯片和存储芯片制造提供支持。
需要强调的是，这里的5纳米是光刻分辨率指标，并不等同于台积电5nm工艺节点。
二、从0.33到0.75，光刻技术再次突破
回顾EUV光刻机的发展，ASML一直在推动光学分辨率提升。
传统EUV采用13.5纳米波长，数值孔径0.33；High NA EUV将数值孔径提升至0.55，进一步改善先进芯片的图案化能力。
Hyper NA则希望在继续使用13.5纳米EUV光源的基础上，将数值孔径提升至至少0.75。
这意味着，新设备不必完全推翻现有EUV技术体系，而是可以继续利用部分成熟光源、光学和掩膜基础设施。
根据研究人员披露的信息，蔡司已经具备制造Hyper NA所需超高精度反射镜的技术能力，设备整体尺寸预计也只会比High NA略大。
不过，数值孔径提高也会导致景深缩小，对晶圆平整度、曝光对焦控制和光刻胶提出更高要求。
三、台积电、英特尔、三星，谁会率先采用？
目前，全球先进制程竞争已经进入High NA EUV时代。
英特尔正在推进High NA设备的实际生产应用。2026年9月，英特尔与ASML披露，High NA相关设备累计处理晶圆已超过100万片，涵盖测试、研发及部分产品层的量产。
三星和SK海力士计划在2028年前后进一步导入High NA，台积电也正在推进相关技术准备。
值得关注的是，台积电与ASML此前宣布合作推动12英寸大尺寸光掩膜，目标是在2031年建立试验线，为2033年前后的先进制程应用做好准备。
未来，谁能率先掌握Hyper NA的工艺整合、良率控制和成本优势，谁就可能在下一轮先进制程竞争中占据主动。
四、2036年问世？真正挑战不只是光刻机
虽然Hyper NA技术路线已经逐渐清晰，但从研究方案走向商业量产，仍存在巨大挑战。
首先是设备成本。更复杂的反射镜、光学系统和精密控制技术，可能进一步推高设备制造与维护成本。
其次是光刻胶、掩膜和晶圆工艺。分辨率提高后，必须同步解决景深、缺陷控制、曝光效率和量产良率等问题。
最后是经济性。即使Hyper NA能够制造更精细的电路，晶圆厂仍需判断其成本优势是否足以支撑大规模采购。
因此，2036年只是研究人员提出的大致技术时间窗口，并非ASML已经确认的上市或交付日期。
五、Hyper NA意味着什么？摩尔定律继续向前
Hyper NA最重要的意义，是为未来十年的先进芯片制造提供新的技术选择。
随着AI芯片、GPU、CPU和高性能计算需求持续增长，半导体产业需要在晶体管密度、性能和能耗之间不断寻找突破。
与此同时，Chiplet、3D堆叠、背面供电和先进封装正在成为重要技术方向，但这些创新并不意味着光刻技术可以停止进步。
相反，未来芯片竞争可能同时依赖更先进的晶体管、更精细的光刻图案，以及更复杂的系统级封装。
从EUV到High NA，再到Hyper NA，ASML正在探索摩尔定律的下一段道路。未来全球半导体制造竞争，不仅取决于谁能造出更先进的芯片，也取决于谁能掌握下一代光刻设备及其背后的完整产业生态。
END
往期精选：
请点下【♡】给小编加鸡腿
